

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION
EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la Propriété
Intellectuelle
Bureau international



(43) Date de la publication internationale
21 juillet 2005 (21.07.2005)

PCT

(10) Numéro de publication internationale
WO 2005/067054 A1

(51) Classification internationale des brevets⁷ :
H01L 27/146, 21/768

31-33, Avenue Aristide Briand, F-94117 Arcueil Cedex
(FR).

(21) Numéro de la demande internationale :
PCT/EP2004/053003

(74) Mandataires : GUERIN, Michel etc.; Thales Intellectual
Property, 31-33, avenue Aristide Briand, F-94117 Arcueil
(FR).

(22) Date de dépôt international :
18 novembre 2004 (18.11.2004)

(81) États désignés (sauf indication contraire, pour tout titre de
protection nationale disponible) : AE, AG, AL, AM, AT,
AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO,
CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB,
GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG,
KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG,
MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH,
PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN,
TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
03/14595 12 décembre 2003 (12.12.2003) FR

(71) Déposant (pour tous les États désignés sauf US) : AT-
MEL GRENOBLE S.A. [FR/FR]; Avenue de Rochep-
leine, Boîte postale 123, F-38521 Saint Egreve Cedex (FR).

(72) Inventeur; et


(75) Inventeur/Déposant (pour US seulement) : BLAN-
CHARD, Pierre [FR/FR]; Thales Intellectual Property,

(84) États désignés (sauf indication contraire, pour tout titre
de protection régionale disponible) : ARIPO (BW, GH,
GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM,
ZW), eurasien (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM),

[Suite sur la page suivante]

(54) Title: METHOD FOR PRODUCING ELECTRONIC CHIPS CONSISTING OF THINNED SILICON

(54) Titre : PROCEDE DE FABRICATION DE PUCES ELECTRONIQUES EN SILICIUM AMINCI



(57) Abstract: The invention relates to the production of colour image sensors on a thinned silicon substrate. According to the invention, one such sensor is produced from a semiconductor wafer (10) comprising a thin active layer (12) on the front face thereof, consisting of a semiconductor material. To this end, layers are etched on the active layer, the wafer is transferred onto a transfer substrate and etched onto the thus thinned rear face. Vertical narrow trenches (20, 22, 24, 26) are forged into the wafer on the front face thereof before it is transferred onto the transfer substrate, said trenches extending inside the wafer at a depth roughly equal to the residual thickness of semiconductor wafer remaining following the thinning operation, and the trenches are filled with a conductive material insulated from the active layer and forming conductive vias (20', 22', 24', 26') between the front face and the rear face of the thinned layer. The trenches are used to establish electrical connections between the front face and the rear face of the thinned wafer. They can also be used as marks for aligning the motifs of the front face with those on the rear face, and can be used to electrically insulate active layer regions from each other.

[Suite sur la page suivante]

WO 2005/067054 A1



européen (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR). OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

— avant l'expiration du délai prévu pour la modification des revendications, sera republiée si des modifications sont reçues

Publiée :

— avec rapport de recherche internationale

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

(57) **Abstré :** L'invention concerne la fabrication de capteurs d'image en couleur réalisés sur un substrat de silicium aminci. On fabrique le capteur à partir d'une tranche semiconductrice (10) comportant sur sa face avant une couche active mince (12) en matériau semiconducteur, et pour cela on réalise des couches gravées sur la couche active, le report de la tranche par sa face avant sur un substrat de report (40), l'amincissement de la tranche semiconductrice par sa face arrière, puis le dépôt, et la gravure de couches de matériaux sur la face arrière ainsi amincie. On prévoit également que des tranchées verticales étroites (20, 22, 24, 26) sont creusées dans la tranche par sa face avant, avant l'opération de report, ces tranchées s'étendant à l'intérieur de la tranche sur une profondeur à peu près égale à l'épaisseur résiduelle de tranche semiconductrice qui subsistera après l'opération d'amincissement, les tranchées étant remplies d'un matériau conducteur isolé de la couche active et constituant des vias conducteurs (20', 22', 24', 26') entre la face avant et la face arrière de la couche amincie. Les tranchées servent à établir des connexions électriques entre la face avant et la face arrière de la tranche amincie. Elles peuvent aussi servir de marques d'alignement des motifs de la face avant sur ceux de la face arrière. Elles peuvent enfin servir à isoler électriquement des zones de couches actives les unes par rapport aux autres.